Cyclone® V FPGA и SoC FPGA

ИС Cyclone® V FPGA имеют более низкое общее энергопотребление по сравнению с предыдущим поколением, более эффективные возможности интеграции логики, варианты с встроенным трансивером и варианты SoC FPGA с аппаратной процессорной системой на базе архитектуры ARM* (HPS). Данное семейство продукции рекомендуется для приложений и решений, ориентированных на периферийные решения Intel.

Доступна возможность выбора из следующих вариантов: Cyclone® V E FPGA только с логикой, Cyclone® V GX FPGA с трансиверами на 3,125 Гбит/с, Cyclone® V GT FPGA с трансиверами на 6,144 Гбит/с, Cyclone® V SE SoC с аппаратной процессорной системой на базе ARM* (HPS) и логикой, Cyclone® V SX SoC с HPS на базе ARM* и трансиверами на 3,125 Гбит/с, а также Cyclone® V ST SoC с HPS на базе ARM* и трансиверами на 6,144 Гбит/с.

Также см. следующие ресурсы по ИС Cyclone® V FPGA: Программное обеспечение для проектирования, Магазин проектов, Файлы для загрузки, Сообщество и Поддержка.

Cyclone® V FPGA и SoC FPGA

Архитектура семейства

Архитектура Cyclone® V

ИС Cyclone® V FPGA продолжают традиции беспрецедентного сочетания низкого энергопотребления, широкой функциональности и низкой стоимости семейства Intel® Cyclone®. Теперь ИС Cyclone® V FPGA включают опциональную интегрированную аппаратную процессорную систему (HPS), в которую входят процессоры, периферийные устройства и контроллер памяти в сочетании с коммутационной сетью FPGA на основе высокоскоростной магистрали внутренних соединений. Сочетание HPS с коммутационной сетью ИС FPGA Intel® на базе 28-нанометрового технологического процесса сочетает производительность и экосистему прикладных процессоров ARM* с гибкостью, низкой стоимостью и низким энергопотреблением ИС Cyclone® V FPGA.

Архитектура ядра Cyclone® V FPGA имеет следующие характеристики:

  • До 300 тысяч эквивалентных логических элементов (ЛЭ), расположенных как вертикальные столбцы адаптивных логических модулей (ALM).
  • До 12 МБ встроенной памяти в блоках по 10 КБ (M10K).
  • До 1,7 МБ в блоках логических массивов распределенной памяти (MLAB).
  • До 342 блоков обработки цифровых сигналов (DSP) с переменной точностью, позволяющих реализовать до 684 встроенных множителей 18x18.
  • Восемь блоков ФАПЧ (PLL) с синтезом дробных тактовых циклов.

Все эти логические ресурсы взаимосвязаны через гибкую сеть синхронизации с более чем 30 глобальными деревьями тактовых импульсов и версией высокопроизводительной архитектуры маршрутизации Intel MultiTrack с оптимизированным энергопотреблением.

Гибкая поддержка интерфейсов

ИС Cyclone® V FPGA обеспечивают гибкую поддержку интерфейсов, используя до 12 трансиверов на 5 Гбит/с с левой стороны кристалла. Логика и коммутационная сеть ядра маршрутизации окружены элементами ввода-вывода и ФАПЧ. Устройства Cyclone® V имеют от двух до восьми блоков ФАПЧ (PLL). Элементы ввода-вывода поддерживают интерфейс LVDS 840 МГц и пропускную способность внешней памяти 800 Мбит/с. Эти элементы ввода-вывода обеспечивают поддержку всех распространенных массовых стандартов дифференциального и одностороннего ввода-вывода, включая 3,3 В LVTTL при рабочем токе до 16 мА.

Разнообразие аппаратных IP-блоков

ИС Cyclone® V FPGA включают аппаратные блоки интеллектуальной собственности (IP-блоки) в том числе HPS на базе архитектуры ARM*, до двух аппаратных IP-блоков PCI Express* (PCIe*) и до двух усиленных контроллеров памяти с несколькими портами. Усиленный блок PCIe поддерживает до четырех каналов для систем поколения 1 и четыре канала для систем поколения 2, а теперь включает и поддержку многофункционального режима. Многофункциональный режим позволяет использовать одно соединение PCIe для подключения до восьми периферийных устройств с индивидуальными картами памяти и регистрами управления и состояния (CSR), что упрощает разработку программных драйверов. Усиленный контроллер памяти с несколькими портами поддерживает арбитраж между несколькими главными устройствами (до 6 разных устройств) и предлагает возможности изменения порядка команд и данных для максимального повышения эффективности соединений DRAM.

Безопасность проектирования

Чтобы защитить ваши ценные инвестиции в IP-ядра, ИС Cyclone® V FPGA также предоставляют самую полную систему защиты проектов, доступную в ИС FPGA, включая 256-битное шифрование битового потока на базе расширенного стандарта шифрования (AES), защиту портов JTAG, встроенный генератор импульсов, обнуление (активная очистка) и функции циклического контроля избыточности (CRC).

Контроллер памяти с несколькими портами

Аппаратный блок интеллектуальной собственности (IP) контроллера памяти с несколькими портами обеспечивает новый уровень продуктивности и преимущества ускоренного выпуска продукции на рынок. Продвинутые функции для поддержки изменения порядка команд и данных существенно повышают эффективность интерфейса DRAM. Контроллер памяти с несколькими портами упрощает замыкание синхронизации и позволяет сократить количество элементов ввода-вывода благодаря поддержке до шести функций на одно устройство памяти с экономией пространства печатной платы и повышением эффективности шины. Это обеспечивает экономию времени, энергии и расходов на систему.

IP-блок контроллера памяти с несколькими портами поддерживает следующие функции:

  • Настраиваемые пользователем параметры синхронизации, задаваемые во время компиляции или во время выполнения операций FPGA.
  • Поддержка устройств памяти до 4 ГБ на сигнал обращения к микросхеме.
  • Два сигнала обращения к микросхеме.
  • Настраиваемая ширина памяти 8, 16, 24, 32 и 40 бит.
  • Аппаратная поддержка кода коррекции ошибок (ECC) для ширины данных 16 бит и 32 бит.
  • Гибкая конфигурация портов интерфейса коммутационной сети с поддержкой до шести портов команд и до 256 бит данных.
  • Объединение двух контроллеров для обслуживания приложений с высокой пропускной способностью посредством создания виртуальной памяти x64.
  • Функции энергосбережения DRAM, включая автоматическое обновление и режим глубокого энергосбережения.

Контроллер памяти с несколькими портами состоит из двух основных блоков, показанных на схеме архитектуры контроллера памяти с несколькими портами:

  • Клиентский контроллер с несколькими портами отвечает за арбитраж чтения и записи памяти и поддерживает до шести главных устройств.
  • Взаимодействие между контроллером памяти и устройствами памяти реализовано на уровне PHY. Выполняет фактические операции чтения и записи во внешней памяти.

Клиентский контроллер с несколькими портами предоставляет следующие функции арбитража и изменения порядка:

  • Изменение порядка команд и данных для повышение эффективности шины.
  • Внеочередное выполнение команд DRAM.
  • Обнаружение конфликтов и упорядоченное возвращение результатов.
  • Поддержка динамической настройки приоритетов с абсолютным и относительным планированием приоритетов.

Интерфейс PHY контроллера памяти с несколькими портами поддерживает следующие функции калибровки последовательности данных и контроля синхронизации:

  • Усиленный буфер чтения FIFO на пути регистра ввода.
  • Выделенные регистры DDR в элементах ввода-вывода.
  • Задержка динамической компенсации сдвига по фазе с разрешением 25 пс для оптимизации окна выборки.
  • Цепь коррекции сдвига для поддержки полной калибровки путей чтения и записи между логикой FPGA и устройством памяти.
  • Встроенная калибровка оконечной нагрузки для ограничения вариаций импеданса оконечной нагрузки.
  • Встроенная динамическая оконечная нагрузка с возможностью переключения между последовательной и параллельной оконечной нагрузкой для достижения оптимальной целостности сигнала.
  • Цепочка задержки DLL для фазовых сдвигов DQS с температурной компенсацией.

Аппаратный IP-блок контроллера памяти с несколькими портами в ИС Cyclone® V FPGA поддерживает память DDR3 SDRAM, DDR2 SDRAM и LPDDR2 (только одноранговые устройства). ИС Cyclone® V FPGA также поддерживают программные контроллеры памяти для указанных интерфейсов памяти.

Энергопотребление

Энергопотребление ИС Cyclone® V по сравнению с ИС FPGA предыдущего поколения

Оптимизация на полупроводниковом и архитектурном уровне

Корпорация Intel предприняла существенные меры по снижению энергопотребления в ИС Cyclone® V FPGA, включая использование 28-нанометрового технологического процесса LP, снижение напряжения ядра, тщательный выбор нижних и верхних транзисторов VT для снижения статической мощности, снижение емкостного сопротивления затворов, архитектуру трансивера с оптимизированным энергопотреблением и увеличение количества аппаратных IP-блоков. Например, новый аппаратный IP-блок контроллера памяти с несколькими портами и аппаратный IP-блок PCI Express* имеют энергопотребление на 10 и 20 процентов ниже (соответственно) по сравнению с реализацией на основе программной логики. Эти блоки, равно как и блоки трансиверов, можно отключать, когда они не используются, что дает возможность еще больше снизить общее энергопотребление вашего проекта.

Преимущества низкого энергопотребления

Сочетание повышенного уровня интеграции и ИС Cyclone® V FPGA с низким энергопотреблением обеспечивает существенные преимущества на системном уровне в ряде областей применения:

Портативные или карманные устройства на аккумуляторах.

Условия ограниченного пространства или неблагоприятных температур.

Чувствительные к стоимости решения, где системы охлаждения недостаточно экономны.

Показать больше Показать меньше

Точная оценка и анализ энергопотребления

Корпорация Intel упрощает оценку и анализ энергопотребления концептуального проекта, предлагая самые точные и полные в отрасли инструменты для проектирования системы питания. Корпорация Intel предлагает следующие инструменты для оценки и анализа энергопотребления:

Инструмент Early Power Estimator (EPE) можно использовать на этапе концептуального проектирования, а анализатор Power Analyzer — на этапе реализации проекта. EPE — это инструмент на базе электронной таблицы, позволяющий заблаговременно оценивать мощность в зависимости от выбора устройства и корпуса, условий эксплуатации и нагрузки на устройство. Модели энергопотребления в EPE сопоставляются с полупроводниковым уровнем, обеспечивая точную оценку энергопотребления вашего проекта.

Power Analyzer — существенно более детализированный инструмент для анализа энергопотребления, использующий реальные данные по расположению и маршрутизации элементов проекта, конфигурации логики и моделированию волн для очень точной оценки динамического энергопотребления. При использовании с точной информацией по проекту инструмент Power Analyzer позволяет оценить энергопотребление с точностью до 10 процентов. Модели энергопотребления в программном обеспечении Intel® Quartus® Prime основаны на измерениях показателей полупроводниковых элементов (более 5000 тестовых конфигураций на каждый контур).

Центр ресурсов по управлению питанием содержит полезную информацию для проектировщиков, связанную с питанием, управлением температурой и управлением источниками питания.

Оптимизация в программном обеспечении Intel® Quartus® Prime

Детали проектирования позволяют повысить производительность, уменьшить площадь и снизить энергопотребление. Компромиссы между производительностью и занимаемой площадью традиционно автоматизировались на уровне регистровой передачи (RTL) посредством процесса размещения и трассировки. Корпорация Intel занимает лидирующие позиции по интеграции оптимизации питания в рабочие процессы проектирования. Инструменты оптимизации программного обеспечения Intel® Quartus® Prime автоматически используют возможности архитектуры Cyclone® V для дополнительного снижения энергопотребления еще на 10 процентов (если они включены).

Программное обеспечение Intel® Quartus® Prime имеет много автоматических инструментов оптимизации, которые работают незаметно для разработчика и обеспечивают оптимальное использование возможностей архитектуры FPGA для снижения энергопотребления, в том числе:

  • Преобразование крупных функциональных блоков.
  • Составление карты пользовательских ОЗУ для снижения их энергопотребления.
  • Реструктуризация логики для снижения динамического энергопотребления.
  • Правильный выбор логических вводов для сведения к минимуму емкостного сопротивления в сетях с большим количеством переключений.
  • Сокращение площади и количества проводов для логики ядра для сведения к минимуму динамического энергопотребления при маршрутизации.
  • Изменение размещения для уменьшения мощности синхронизации.

Аппаратная процессорная система Cyclone® V SoC

Высокоскоростная внутренняя магистраль HPS-FPGA

Хотя HPS и FPGA могут работать независимо друг от друга, они тесно связаны через высокоскоростную систему внутренних соединений на базе высокопроизводительных мостов шины ARM* AMBA AXI. Главные IP-устройства шины в коммутационной сети FPGA имеют доступ к подчиненным устройствам шины HPS через внутреннее соединение FPGA-HPS. Главные устройства шины HPS имеют доступ к подчиненным устройствам шины в коммутационной сети FPGA через мост HPS-FPGA. Оба моста соответствуют требованиям AMBA AXI-3 и поддерживают одновременные транзакции чтения и записи. До шести главных устройств FPGA могут использовать контроллер HPS SDRAM совместно с процессором. Кроме того, процессор можно использовать для настройки коммутационной сети FPGA с программном управлении через выделенный 32-битный порт конфигурации.

  • HPS-FPGA: настраиваемый 32-, 64- или 128-битный интерфейс AMBA AXI.
  • FPGA-HPS: настраиваемый 32-, 64- или 128-битный интерфейс AMBA AXI.
  • Контроллер FPGA-HPS SDRAM: до 6 главных устройств (порты команд), 4 порта чтения данных и 4 порта записи данных (64-битные порты).
  • 32-битный диспетчер конфигурации FPGA.

Функции HPS

925 МГц, двухъядерный процессор ARM* Cortex-A9 MPCore. Каждое ядро процессора включает:

  • 32 КБ кэш-памяти 1-го уровня для команд, 32 КБ кэш-памяти 1-го уровня для данных.
  • Блок операций с плавающей запятой с одинарной и двойной точностью и медиа-ядро NEON*.
  • Технология отладки и трассировки CoreSight*.
  • 512 КБ общей кэш-памяти 2-го уровня.
  • 64 КБ сверхоперативной памяти.
  • Multiport SDRAM controller with sКонтроллер SDRAM с несколькими портами с поддержкой памяти DDR2, DDR3, DDR3L и LPDDR2 и опциональной поддержкой кода коррекции ошибок (ECC).
  • 8-канальный контроллер прямого доступа к памяти (DMA).
  • Контроллер флэш-памяти QSPI.
  • Флэш-контроллер NAND с DMA.
  • Контроллер SD/SDIO/MMC с DMA.
  • 2 порта 10/100/1000 Ethernet уровня MAC с DMA.
  • 2 контроллера USB OTG с DMA.
  • 4 контроллера I2C.
  • 2 порта UART.
  • 2 главных периферийных устройства SPI, 2 подчиненных периферийных устройства SPI.
  • До 134 элементов ввода-вывода общего назначения (GPIO).
  • 7 таймеров общего назначения.
  • 4 сторожевых таймера.
Показать больше Показать меньше Весь список

Cyclone® V GX FPGA: обзор трансиверов

Не все недорогие трансиверы одинаковы. Семейство ИС Intel® Cyclone® V FPGA обладает гибкостью, позволяющей в полной мере использовать все доступные ресурсы трансиверов и сохранять небольшие размеры и низкую стоимость проектов. ИС Intel® Cyclone® V FPGA обеспечивают высочайшую гибкость реализации независимых протоколов и реализацию специализированных протоколов с усиленными аппаратными компонентами, и все это при минимальном возможном энергопотреблении.

Семейство ИС Intel® Cyclone® V FPGA продолжает традиции серии Cyclone® FPGA, предлагая самые недорогие ИС FPGA на рынке с самым низким энергопотреблением. Лидерство Intel в области трансиверов снова подтверждается фактическими поставками рабочими системами ввода-вывода трансиверов в проектах FPGA. Посмотрите видео ниже, чтобы увидеть ИС Cyclone® V FPGA в действии.

ИС Cyclone® V FPGA предлагаются в двух вариантах в зависимости от требований проекта: Cyclone® V GX FPGA с трансиверами пропускной способностью до 3,125 Гбит/с и Cyclone® V GT FPGA с трансиверами пропускной способностью до 6,144 Гбит/с.

Основные характеристики трансивера

  • До двенадцати трансиверов с поддержкой скорости передачи данных от 600 Мбит/с до 3,125 Гбит/с или 6,144 Гбит/с.
  • Гибкие и удобные в настройке пути данных трансиверов для реализации стандартных отраслевых протоколов и специализированных протоколов.
  • Программируемые настройки предварительного усиления и регулируемое дифференциальное выходное напряжение (VOD) для улучшения целостности сигнала (SI).
  • Контролируемое пользователем выравнивание трансиверов для компенсации частотно-зависимых потерь в физической среде.
  • Динамическое изменение конфигурации трансивера для поддержки различных протоколов и скоростей передачи данных на одном канале без перепрограммирования FPGA.
  • Поддержка функций протоколов, в том числе синхронизации с распределенным спектром в PCI Express* (PCIe*), CPRI, DisplayPort, V-by-One и конфигураций SATA.
  • Выделенные контуры, соответствующие требованиям физического интерфейса для PCIe*, XAUI и Gigabit Ethernet (GbE).
  • Интерфейс PIPE на прямую подключается к встроенным IP-блокам PCIe* поколения 1 (2,5 Гбит/с) и поколения 2 (5 Гбит/с) для поддержки PCI-SIG*-совместимым конечным станциям или корневым портам x1, x2 или x4.
  • Встроенное упорядочивание байт так, чтобы кадр или пакет всегда оставались на известном байтовом тракте.
  • Кодировщик и декодер 8B/10B, выполняющие кодирование из 8-битного формата 10-битный и обратное декодирование.
  • Встроенные регуляторы напряжения питания для передатчика и приемника, ФАПЧ генератора подкачки заряда и управляемый напряжением генератор (VCO) для высочайшей защиты от помех.
  • Отделение встроенного источника питания для удовлетворения требованиям к переходному току на более высоких частотах, в связи с чем снижается потребность по встроенных разделительных конденсаторах.
  • Диагностические функции, в том числе последовательная петля, параллельная петля, обратная параллельная петля и поддержка главной и вспомогательной петли в PCI-SIG*-совместимом аппаратном IP-блоке PCIe*.

На блок-схеме PCS показаны трансиверы Cyclone® V FPGA, включая подуровни PMA и PCS. В зависимости от требований, блоки внутри PCS можно пропускать.

Показать больше Показать меньше Весь список

    Рисунок 1. Трансиверы Cyclone® V FPGA, блок-схема подуровней PMA и PCS

Additional Resources

Explore more content related to Intel® FPGA devices such as development boards, intellectual property, support and more.

Support Resources

Resource center for training, documentation, downloads, tools and support options.

Development Boards

Intel® FPGA and its partners offer a large selection of development boards and hardware tools to accelerate the FPGA design process.

Intellectual Property

The Intel® FPGA IP portfolio covers a wide variety of applications with a combination of soft and hardened IP cores along with reference designs.

Design Tools

Explore our suite of software and development tools to assist hardware engineers and software developers when creating an FPGA design.

Contact Sales

Get in touch with sales for your Intel® FPGA product design and acceleration needs.

Ordering Codes

Decipher Intel® FPGA part numbers, including the significance of certain prefixes and package codes.

Where to Buy

Contact an Intel® Authorized Distributor today.

Сравнение продукции
Сравнение систем