Комплект разработчика Arria® V SoC и набор Intel® SoC FPGA Embedded Development Suite

Корпорация Intel прекратила выпуск комплекта разработчика Arria® V SoC. Дополнительную информацию о прекращении выпуска продукции можно найти в уведомлении PDN1815. Чтобы ознакомиться с выпускаемыми на сегодня комплектами для разработки Intel® FPGA, посетите страницу Все комплекты для разработки.

Комплект разработчика Arria® V SoC и набор Intel® SoC FPGA Embedded Development Suite

Комплект разработчика Arria® V SoC предлагает быстрый и простой подход к разработке проектов процессорных интегрированных систем с помощью персонализированного инструментария Arm*. Среднеуровневая матрица Intel® FPGA на базе трансивера Arria® V FPGA обеспечивает высокую пропускную способность при минимальной общей мощности для приложений среднего класса, таких как:

  • Выносные радиоблоки1
  • Линейные платы 10G/40G1
  • Медицинская визуализация
  • Оборудование для аппаратно-студийного блока
  • Ускорение приложений для обработки изображений и видео1
  • PCI Express* (PCIe) 2-го поколения x4 линии (оконечная точка или корневой порт)

1Поставляемые отдельно дочерние платы для конкретных приложений, поддерживающие широкий диапазон стандартов ввода-вывода и интерфейса

Таблица 1. Информация для заказа комплекта разработчика Arria® V SoC

Код заказа

Цена

Информация по заказу

DK-DEV-5ASTD5N

3495 долл. США

В комплект разработчика Arria® V SoC входит интегрированная система 5ASTFD5K3F40I3N.

Примечание.

Покупатель подтверждает, что является разработчиком продукции, разработчиком программного обеспечения или системным интегратором, и признает, что этот продукт является оценочным комплектом, не разрешенным к использованию Федеральной комиссией по связи США, предоставляется исключительно в целях оценки и разработки программного обеспечения и не подлежит перепродаже.

Состав комплекта разработчика

В состав комплекта разработчика Arria® V SoC входит:

  • Макетная плата Arria® V ST SoC
  • Рекомендованные устройства
  • Arria® V ST SoC—5ASTFD5K3F40I3N (интегрированная система)
  • MAX® V CPLD—5M2210ZF256C4N (системный контроллер)
  • MAX® II CPLD—EPM570GF100 (встроенный кабель для загрузки данных Intel® FPGA Download Cable II)
  • Источники конфигурации FPGA
  • Встроенный кабель для загрузки данных Intel® FPGA Download Cable II (JTAG)
  • Флэш-память EPCQ (конфигурация Active Serial x1 или x4)
  • Конфигурация Flash Fast Passive Parallel (FPP)
  • Аппаратная процессорная система (HPS)
  • Память FPGA
  • Память DDR3 SDRAM 2X 1024 МБ с шиной памяти 32 бит
  • Синхронная флэш-память CFI 1X 512 Мегабит (Мб)
  • Флэш-память NOR 1X 256 Мб (EPCQ)
  • Интерфейсы ввода-вывода FPGA
  • 1 разъем PCI Express* x4 2-го поколения
  • 2 порта для мезонинных плат FPGA (FMC)
  • 2 порта Ethernet 10/100
  • 2 порта SPF+
  • 4 светодиодных индикатора для пользователя
  • 4 кнопки для пользователя
  • 4 переключателя DIP для пользователя
  • Источники загрузки HPS
  • Флэш-память QSPI 512 МБ
  • Съемная карта флэш-памяти microSD
  • FPGA
  • Память HPS
  • 1X 1024 мегабайт (МБ) DDR3 SDRAM с кодом коррекции ошибок (ECC)
  • 1X 512 Мб флэш-памяти 4-линейного последовательного периферийного интерфейса (quad SPI)
  • Разъем для карты microSD с картой флэш-памяти microSD 4 ГБ
  • Один последовательный EEROM I2C 32 Кб
  • Интерфейсы ввода-вывода HPS
  • 1X порт Ethernet 1Гбит/с (HPS)
  • 1X порт USB 2.0 on-the-go (OTG) (HPS)
  • 2X RS-232 UART (через порт mini-USB)
  • 1X часы реального времени (с резервным аккумулятором)
  • 1X двухстрочный текстовый ЖК-дисплей
  • 4 светодиодных индикатора для пользователя
  • 4 кнопки для пользователя
  • 4 переключателя DIP
  • Клокинг
  • 4-канальный программируемый генератор тактовых импульсов для опорной тактовой частоты FPGA на входе
  • Программируемый кварцевый генератор 148,5 МГц LVDS с контролируемым напряжением (VCXO) для опорной тактовой частоты FPGA на входе
  • Однотактный генератор 50 МГц для тактового входа FPGA и MAX® V FPGA
  • Однотактный генератор 100 МГц для тактового входа MAX® V FPGA
  • Входы SMA для генераторов FPGA и HPS
  • Средство удаления джиттера тактовых импульсов LMK04828
  • Энергопотребление
  • Адаптер ноутбука для подключения постоянного тока 14—20 В
  • Схема контроля системы
  • Энергопотребление (напряжение, сила тока, мощность)
  • Механические
  • Размеры платы — 7,175 дюйма x 9 дюймов
  • Состав программного обеспечения комплекта разработчика Arria® V ST FPGA (можно загрузить из таблицы 2)
  • Примеры проектов
  • Система тестирования плат (BTS)1
  • Golden System Reference Design с веб-сервером портала обновления плат
  • Полная документация (см. таблицу 2)
  • Intel® SoC FPGA Embedded Development Suite, подписная серия
  • Arm* Development Studio для Intel® SoC FPGA (Arm* DS для Intel® SoC FPGA) продается отдельно2, придя на смену Arm* Development Studio 5 (Arm* DS-5) 
  • Инструменты передачи данных от аппаратного обеспечения в программное обеспечение
  • Исполнительное программное обеспечение Linux для разработки приложений
  • Библиотеки аппаратного обеспечения интегрированных систем для разработки программно-аппаратного обеспечения
  • Примеры применения
  • Программное обеспечение Intel® Quartus® Prime, серия комплектов разработчика (DKE)
  • Лицензия на использование полной версии программного обеспечения Intel® Quartus® Prime в течение одного года

1  Посмотрите видеоматериал, чтобы узнать больше.

2  Лицензия на Arm* DS для Intel® SoC FPGA продается отдельно - для получения подробной информации проверьте Центр загрузки.

Таблица 2. Документация для комплекта разработчика Arria® V SoC

Документ

Описание

Версия

PDN1815

Уведомление о прекращении выпуска продукции

1.0

Руководство пользователя для комплекта разработчика Arria® V SoC (PDF)

Информация о настройке макетной платы Arria® V SoC и использовании прилагаемого программного обеспечения

1.0

Справочное руководство для макетной платы Arria® V SoC (PDF)

Подробная информация о компонентах и интерфейсах плат

1.0

Установка комплекта (ZIP)

Полная установка всех файлов, включая справочное руководство, руководство пользователя, краткое руководство, спецификацию материалов, макет, печатную плату, схемы, проектный образец Golden System Reference Design вместе с веб-приложением портала обновления плат, примерами проектов системы тестирования плат и др.

15.1.0