Комплект разработчика Stratix® V GT Transceiver Signal Integrity

Вы можете использовать этот комплект разработчика для выполнения следующих задач:

• Оценка производительности соединения трансивера до 25,7 Гбит/с
• Генерировать и проверять закономерности псевдослучайных двоичных последовательностей (PRBS) через простой графический интерфейс (не требует программного обеспечения для проектирования Intel® Quartus® Prime)
• Получать доступ к расширенному выравниванию и отладке параметров канала для обеспечения оптимального коэффициента битовых ошибок (BER)
• выполнения анализа джиттера
• Проверка совместимости с подключаемой физической средой (PMA) для целевых протоколов ИС Stratix® V GT FPGA, включая CEI-25/28G, CEI-11G, PCI Express* (PCIe) поколения 3.0, 10GBASE-KR, Ethernet 10 Гбит/с, XAUI, CEI-6G, Serial RapidIO®, HD-SDI и др.
• Используйте встроенные высокоскоростные разъемы объединительной платы для оценки производительности плат и коэффициента BER каналов

Примечание.

Покупатель подтверждает, что является разработчиком продукции, разработчиком программного обеспечения или системным интегратором, и признает, что этот продукт является оценочным комплектом, не разрешенным к использованию Федеральной комиссией по связи США, предоставляется исключительно в целях оценки и разработки программного обеспечения и не подлежит перепродаже.

Состав комплекта разработчика

Комплект разработчика Transceiver SI Development Kit, Stratix® V GT Edition имеет следующие характеристики:

• Плата для разработки Stratix® V GT
• Представленное устройство
• 5SGTMC7K3F40C2N
• Статус конфигурации и элементы настройки
• JTAG
• Встроенный узел USB-BlasterTM
• Быстрая пассивная параллельная конфигурация (FPP) с устройством MAX® II и флэш-памятью
• Два хранилища файлов конфигурации
• Контуры измерения температуры (температура кристалла и наружная температура)
• Таймеры
• Программируемые генераторы тактовых импульсов 50 МГц, 125 МГц (заданные значения: 624 МГц, 644,5 МГц, 706,25 МГц и 875 МГц)
• Разъемы SMA для подачи внешних дифференциальных тактовых импульсов к эталонному тактовому импульсу трансивера
• Разъемы SMA для подачи внешних дифференциальных тактовых импульсов в коммутационную сеть FPGA
• Разъемы SMA для вывода дифференциальных тактовых импульсов из контакта вывода ИС FPGA с контуром фиксированной фазы (PLL)
• Общий пользовательский интерфейс ввода-вывода
• Порт Ethernet PHY (RGMII) 10-/100-/1000-Мбит/с с разъемом RJ-45 (медная пара)
• ЖК-дисплей 16х2 символа
• Один 8-позиционный DIP-переключатель
• Восемь пользовательских светодиодов
• Четыре пользовательских кнопки
• Устройства памяти
• 128 мегабайт (МБ) синхронизируемой флэш-памяти (в основном для хранения конфигураций FPGA)
• Высокоскоростные последовательные интерфейсы
• Четыре полнодуплексных канала трансивера GTB (28,05 Гбит/с) с маршрутизацией на разъемы MMPX
• Семь полнодуплексных каналов трансивера GXB (12,5 Гбит/с) с маршрутизацией на разъемы SMA
• Короткие дорожки, маршрутизируемые по микрополосам
• Шесть каналов дорожек с поддержкой любой длины с синхронизацией между каналами
• 21 полнодуплексный канал трансивера GXB с маршрутизацией на разъем объединительной платы
• Семь каналов на разъем Molex® Impact®
• Семь каналов на Amphenol® XCede®
• Семь каналов на узел Tyco Strada® Whisper® (разъем не заполнен)
• Энергопотребление
• Разъем ноутбука для подключения постоянного тока
• Определение границ напряжения
• Программное обеспечение в составе комплекта разработчика Stratix® V GT Transceiver SI Development Kit
• Полный комплект Intel® FPGA Design Suite (загружается из центра загрузки файлов Intel® FPGA)
• Программное обеспечение для проектирования Intel® Quartus® Prime включает поддержку ИС Stratix® V FPGA
• В комплект входит годичная лицензия
• Комплект Nios® II Embedded Design Suite
• Библиотека интеллектуальной собственности MegaCore® (IP) включает IP-ядра PCIe, Triple-Speed Ethernet, последовательного цифрового интерфейса (SDI) и высокопроизводительного контроллера DDR3 SDRAM MegaCore
• Оценка IP доступна через OpenCore Plus
• Портал обновления плат
• Поддерживает веб-сервер Nios II и удаленное обновление системы
• Система тестирования плат на базе GUI
• Интерфейсы связи с ПК через JTAG
• Настраиваемые пользователем параметры PMA (предварительное усиление, выравнивание и т. д.)
• Индикация состояния (ошибки, BER и т. д.)
• Полная документация
• Руководство пользователя
• Справочное руководство
• Файлы со схемами плат и проектами макетов