Комплект разработчика Stratix® V GX Transceiver Signal Integrity

Комплект разработчика Stratix® V GX Transceiver Signal Integrity (SI) предоставляет платформу тестирования электрической совместимости и анализа взаимосовместимости. Доступность для многоканального режима позволяет в реальных условиях анализировать реализацию в системе каналов трансивера, доступных через SMA и популярные разъемы объединительных плат. Вы можете использовать этот комплект разработчика для выполнения следующих задач:

• Оценка производительности канала трансивера от 600 Мбит/с до 12,5 Гбит/с.
• Генерировать и проверять закономерности псевдослучайных двоичных последовательностей (PRBS) через простой графический интерфейс (не требует программного обеспечения для проектирования Intel® Quartus® Prime)
• Получать доступ к расширенному выравниванию и отладке параметров канала для обеспечения оптимального коэффициента битовых ошибок (BER)
• Выполнять анализ джиттера
• Проверять соответствие физических носителей (PMA) стандартам 10GbE, 10GBASE-KR, PCI Express* (PCIe) (поколения 1, 2 и 3), Serial RapidIO*, Gigabit Ethernet, 10-Gigabit Ethernet XAUI, Common Electrical I/O (CEI) 6G, CEI-11G, цифровому последовательному интерфейсу высокого разрешения (HD-SDI), Interlaken и другим известным стандартам
• Используйте встроенные высокоскоростные разъемы объединительной платы для оценки производительности плат и коэффициента BER каналов

Примечание.

Покупатель подтверждает, что является разработчиком продукции, разработчиком программного обеспечения или системным интегратором, и признает, что этот продукт является оценочным комплектом, не разрешенным к использованию Федеральной комиссией по связи США, предоставляется исключительно в целях оценки и разработки программного обеспечения и не подлежит перепродаже.

Состав комплекта разработчика

Комплект разработчика Transceiver SI Development Kit, Stratix® V GX Edition имеет следующие характеристики:

• Плата для разработки Stratix® V GX
  
• Представленное устройство
• 5SGXEA7N2F40C2N
• Статус конфигурации и элементы настройки
• JTAG
• Встроенный кабель для загрузки Intel® FPGA Download Cable
• Быстрая пассивная параллельная конфигурация (FPP) с устройством MAX® II и флэш-памятью
• Два хранилища файлов конфигурации
• Контуры измерения температуры (температура кристалла и наружная температура)
• Таймеры
• Программируемые генераторы тактовых импульсов 50 МГц, 125 МГц (заданные значения: 624 МГц, 644,5 МГц, 706,25 МГц и 875 МГц)
• Разъемы SMA для подачи внешних дифференциальных тактовых импульсов к эталонному тактовому импульсу трансивера
• Разъемы SMA для подачи внешних дифференциальных тактовых импульсов в коммутационную сеть FPGA
• Разъемы SMA для вывода дифференциальных тактовых импульсов из контакта вывода ИС FPGA с контуром фиксированной фазы (PLL)
• Общий пользовательский интерфейс ввода-вывода
• Порт Ethernet PHY (RGMII) 10-/100-/1000-Мбит/с с разъемом RJ-45 (медная пара)
• ЖК-дисплей 16х2 символа
• Один 8-позиционный DIP-переключатель
• Восемь пользовательских светодиодов
• Четыре пользовательских кнопки
• Устройства памяти
• 128 мегабайт (МБ) синхронизируемой флэш-памяти (в основном для хранения конфигураций FPGA)
• Высокоскоростные последовательные интерфейсы
• Семь полнодуплексных каналов трансивера, подключенные к разъемам SMA
• Короткие дорожки, маршрутизируемые по микрополосам
• Шесть каналов дорожек с поддержкой любой длины с синхронизацией между каналами
• 21 полнодуплексный канал трансивера с маршрутизацией на разъем объединительной платы
• Семь каналов на разъем Molex* Impact*
• Семь каналов Amphenol* XCedee*
• Семь каналов на узел Tyco Strada* Whisper® (разъем не заполнен)
• Энергопотребление
• Разъем ноутбука для подключения постоянного тока
• Определение границ напряжения
• Программное обеспечение в составе комплекта разработчика Stratix® V GX Transceiver SI Development Kit
• Полный комплект Intel Design Suite (загружается из центра загрузки файлов для ИС FPGA)
• Программное обеспечение для проектирования Intel® Quartus® Prime включает поддержку ИС Stratix® V FPGA
• В комплект входит годичная лицензия
• Комплект Nios® II Embedded Design Suite
• Библиотека интеллектуальной собственности Intel® FPGA (IP) включает IP-ядра PCIe, Triple-Speed Ethernet, последовательного цифрового интерфейса (SDI) и высокопроизводительного контроллера DDR3 SDRAM Intel® FPGA
• Оценка IP доступна через режим Intel® FPGA IP Evaluation Mode
• Портал обновления плат
• Веб-сервер Nios® II и удаленное обновление системы
• Система тестирования плат на базе GUI
• Интерфейсы связи с ПК через JTAG
• Настраиваемые пользователем параметры PMA (предварительное усиление, выравнивание и т. д.)
• Индикация состояния (ошибки, BER и т. д.)
• Полная документация
• Руководство пользователя
• Справочное руководство
• Файлы со схемами плат и проектами макетов