Процессоры Nios® II

Процессор Nios II имеет 32-разрядную архитектуру набора команд RISC, в то время как процессор Nios первого поколения имеет 16-разрядную архитектуру набора команд. Процессор Nios II обеспечивает выход на новые уровни эффективности и производительности по сравнению с ядром процессора Nios, поскольку потребляет намного меньше ресурсов FPGA, но при этом в четыре раза увеличивает вычислительную мощность. Процессор Nios II также упрощает процесс выбора процессора, предоставляя набор предварительно оптимизированных ядер с учетом конкретных ограничений по цене (коэффициет загрузки логики) и производительности.

Семейство процессоров Nios II можно использовать в широком спектре областей применения, в которых требуется 32-разрядный встраиваемый микропроцессор общего назначения.

Процессоры Nios II полностью поддерживаются всеми SoC, FPGA и HardCopy ASIC корпорации Altera.

Лицензия на IP-ядро процессора Nios II не предусматривает уплаты роялти и является бессрочной, то есть разрешает пользователю использовать IP-ядро процессора Nios II вечно, причем без ограничения количества процессоров Nios II, используемых в определенном конструктивном исполнении или проекте. Лицензия на IP-ядро процессора Nios II давала пользователю право на поддержку через портал Altera mySupport и на обновления функциональности. Для получения новых функций и поддержки через портал Altera mySupport пользователи должны продлить свои лицензии на IP-ядро процессора Nios II, если с момента их приобретения было выпущено более двух новых версий ACDS.

Нет. Synopsys® обеспечивает ядро Nios II DesignWare IP, оптимизированную для ASIC версию процессора Nios II, которая может быть использована для миграции ASIC в рамках набора инструментов DesignWare. Обратитесь в компанию Synopsys напрямую для получения дополнительной информации.

Комплект Nios II Embedded Design Suite (EDS) предоставляет полный набор средств разработки как для создания микроконтроллеров на базе процессора Nios II, так и для программирования целевых процессорных систем Nios II.

Многопроцессорные системы являются одним из основных преимуществ встраиваемых процессоров Nios II. Единственное ограничение количества ядер процессора обусловлено ограниченными ресурсами коммутирующей матрицы FPGA.

Спецификация интерфейса Avalon® используется для обеспечения взаимодействия между главными и подчиненными компонентами. Для обеспечения протокола двухточечного соединения с низкой задержкой в спецификации Avalon предусмотрен простой интерфейс потоковой трансляции Avalon Streaming (Avalon-ST). В качестве интерфейса, обеспечивающего взаимодействие главного компонента процессора с периферийным подчиненным устройством, в спецификации Avalon предусмотрен интерфейс Avalon с распределением памяти (Avalon-MM).

Устройство обеспечения взаимосвязи систем — это логика, используемая для подключения главных и подчиненных компонентов. Эта логика может представлять собой мост, мультиплексир, арбитражный контроллер. Qsys автоматически генерирует логику взаимосвязи систем и эффективно соединяет главные и подчиненные порты, обеспечивая возможность одновременной работы нескольких главных портов, тем самым резко повышая производительность системы.

Механизм взаимосвязи систем Avalon — это специализированное межсоединение, автоматически генерируемое Qsys.

Семейство процессоров Nios II предоставляет базовые архитектурные элементы, которые используются в большинстве современных 32-разрядных процессоров, в том числе:

32-разрядную длину команд

32-разрядные пути данных и адресные тракты

32 регистра общего назначения

32 внешних источника прерываний

Настраиваемая кэш-память команд

Настраиваемая кэш-память данных

Общий интерфейс для пользовательских команд (до 256 команд)

Общий интерфейс для интеграции пользовательских периферийных устройств

Пользовательские команды — это добавляемые пользователем аппаратные блоки, которые дополняют арифметико-логическое устройство (АЛУ) процессора. Процессоры Nios II в полном объеме поддерживают использование пользовательских команд, обеспечивая точную настройку аппаратных системных компонентов для достижения требуемой производительности. Можно создать до 256 пользовательских команд на каждое ядро процессора Nios II, используемой в системе. Подобно собственным командам Nios II пользовательская командная логика может принимать значения от двух исходных регистров с возможностью записи результата в регистр назначения.

Инструмент для разработчиков программного обеспечеиня процессора Nios II автоматически генерирует специальную среду выполнения C/C++, адаптированную для аппаратных системных компонентов. Кроме того, комплект Nios II Embedded Design Suite упрощает настройку проекта, предоставляя несколько шаблонов программного обеспечения, которые можно использовать в качестве «стартовых» файлов при разработке специализированного встроенного ПО.

Корпорация Altera предоставляет комплексное решение для отладки программного обеспечения с помощью комплекта Nios II EDS, который позволяет выполнять отладку, используя симулятор набора команд (ISS) или непосредственно аппаратные системные компоненты. Прямая отладка системы процессора Nios II в аппаратных средствах обеспечивается с помощью модуля отладки с аппаратной поддержкой. Модуль отладки предоставляет широкий набор функций и обеспечивает управление выполнением приложений, проверку и модификацию памяти, аппаратные точки прерывания, триггеры данных и трассировку процессора под управлением IDE.

Несколько ведущих поставщиков средств для разработки встроенного программного обеспечения предлагают поддержку семейства процессоров Nios II, предоставляя операционные системы, промежуточное ПО, программные библиотеки, интегрированные среды разработки (IDE), отладчики, средства совместной проверки и много другое. Смотреть полный актуальный список поставщиков средств для разработки встроенного ПО.