Intel® Stratix® 10 FPGA и SoC FPGA
ИС Intel® Stratix® 10 FPGA и SoC обеспечивают инновационные преимущества производительности, энергоэффективности, плотности и системной интеграции. Устройства Intel® Stratix® 10 с революционной архитектурой FPGA Intel® Hyperflex™ используют запатентованную технологию Intel EMIB, шину AIB и разнообразные микрочипы, обеспечивая прирост производительности в 2 раза по сравнению с высокопроизводительными ИС FPGA предыдущего поколения.1
Также ознакомьтесь со следующими ресурсами по ИС Intel® Stratix® 10 FPGA: Программное обеспечение для проектирования, Магазин проектов, Файлы для загрузки, Сообщество и Поддержка
Intel® Stratix® 10 FPGA и SoC FPGA
Архитектура Intel® Hyperflex™ FPGA
Устройства Intel® Stratix® 10 FPGA и SoC используют новую архитектуру FPGA Intel® Hyperflex™, помогающую решать задачи систем нового поколения благодаря повышению тактовой частоты в 2 раза и снижению энергопотребления на 70% по сравнению с самыми производительными ИС FPGA предыдущего поколения.2
Преимущества
Более высокая пропускная способность
Используйте увеличенную в 2 раза тактовую частоту ядра для достижения революционной пропускной способности.
Улучшенная функциональность проектов
Используйте повышенную тактовую частоту для уменьшения ширины системной шины и сокращения размера IP-блоков, освобождая дополнительные ресурсы FPGA для расширения функциональности.
Улучшенная энергоэффективность
Используйте уменьшенный благодаря архитектуре Intel® Hyperflex™ FPGA размер IP-блоков для консолидации проектов, объединяя несколько устройств в одном и снижая энергопотребление до 70% по сравнению с устройствами предыдущего поколения.
Повышенная продуктивность работы проектировщиков
Повышайте производительность благодаря упрощению маршрутизации и сокращению циклов проектирования с инструментами для проектирования Hyper-Aware.
Архитектура FPGA Intel® Hyperflex™ позволяет создать дополнительные обходные регистры во всей коммутационной сети FPGA. Эти дополнительные регистры (гиперрегистры) имеются на каждом сегменте маршрутизации межсоединений и на входе всех функциональных блоков. Регистры в архитектуре Intel® HyperFlex™ позволяют использовать три основных методики проектирования для повышения производительности ядра в 2 раза:
- Детализированное улучшение ресинхронизации с архитектурой Intel® HyperFlex™ для устранения критических путей.
- Нулевая задержка конвейеров с архитектурой Intel® HyperFlex™ для устранения задержек маршрутизации.
- Гибкая оптимизация с архитектурой Intel® HyperFlex™ для достижения наилучшей производительности.
Использование этих возможностей в ваших проектах с инструментами проектирования Hyper-Aware, позволяет автоматически использовать регистры архитектуры Intel® HyperFlex™ для достижения максимальной тактовой частоты ядра.
Архитектура Intel® Hyperflex™ FPGA в устройствах Intel® Stratix® 10
Узнайте, как инновации в архитектуре FPGA Intel® Hyperflex™ дают проектировщикам возможность добиваться поставленных целей по производительности.
Загрузить информационную статью ›
Узнайте, как инновации программного обеспечения для проектирования с архитектурой FPGA Intel® HyperFlex™ позволяют ускорить цикл проектирования, повысить продуктивность разработчиков и быстрее выпускать продукцию на рынок.
Оптимизируйте проекты с архитектурой FPGA Intel® HyperFlex™
Архитектура FPGA Intel® HyperFlex™ включает три основных методики проектирования, обеспечивающие двукратное повышение производительности: ресинхронизацию, конвейеры и оптимизацию (Hyper-Retiming, Hyper-Pipelining и Hyper-Optimization). Читайте руководство по проектированию высокопроизводительных систем на базе ИС Intel® Stratix® 10, чтобы узнать о комбинировании этих методик оптимизации производительности для достижения максимальной частоты ядра в устройствах Intel® Stratix® 10.
Начните проектирование с архитектурой FPGA Intel® HyperFlex™ уже сегодня
Архитектура FPGA Intel® HyperFlex™ использует процесс проектирования Hyper-Aware. Этот процесс включает инновационную функцию ускоренной компиляции Fast Forward Compile, которая позволяет разработчикам быстро оценивать производительность проекта и повышать ее до рекордных уровней.
Функция Fast Forward Compile уже доступна, так что вы уже можете использовать ее для проектирования систем на базе архитектуры FPGA Intel® Hyperflex™ и устройств Intel® Stratix® 10. Свяжитесь со своим представителем по продажам для приобретения лицензии.
Свяжитесь с местным представителем по продажам, чтобы получить информацию об оценке функции Fast Forward Compile.
Посмотрите демонстрационное видео о функции Fast Forward Compile
Посмотрите это демонстрационное видео о функции Fast Forward Compile для проектирования на базе устройств Intel® Stratix® 10. В этом видео показано, как функция ThisFast Forward Compile открывает инновационные возможности повышения производительности и позволяет реализовать три основных оптимизации проекта для архитектуры Intel® Hyperflex™ FPGA, в том числе.
- Как преодолеть ограничения ресинхронизации для активации технологии Hyper-Retiming.
- Как оптимизировать проекты для реализации технологии конвейеров Hyper-Pipelining.
- Определение и устранение узких мест производительности для оптимизации с архитектурой Intel® HyperFlex™.
Найти учебные курсы по архитектуре FPGA Intel® HyperFlex™
Корпорация Intel предлагает курсы под руководством инструкторов и онлайн-курсы по методикам оптимизации для достижения максимальной производительности проекта с архитектурой FPGA Intel® HyperFlex™.
Гетерогенная интеграция 3D SiP
Устройства Intel® Stratix® 10 FPGA и SoC используют гетерогенную технологию 3D SiP для интеграции коммутационной сети монолитного ядра FPGA с блоками трансивера 3D SiP и другими продвинутыми компонентами в одном корпусе.
Масштабируемые и гибкие решения
Гетерогенная интеграция 3D SiP открывает масштабируемые гибкие возможности создания разных вариантов продукции с разными сочетаниями функциями и (или) производственных узлов в одном корпусе.
Смешанные функции и узлы процессов
Интеграция гетерогенных функций 3D SiP дает целый ряд преимуществ на системном уровне, в том числе следующие:
Высокая производительность
Гетерогенная интеграция дает возможность объединять возможности более скоростных интерфейсов для соответствия требованиям систем пропускной способностью от 400 Гбит/с до 1 Тбит/с.
Пониженное энергопотребление
Гетерогенная интеграция снижает затраты энергии на работу длинных внутренних соединений, позволяя сократить общее энергопотребление решения по сравнению с использованием дискретных компонентов печатной платы.
Уменьшенный форм-фактор
Интеграция дискретных компонентов в одном корпусе также позволяет существенно уменьшить размеры решения за счет использования меньшей площади платы для маршрутизации.
Подробнее о гетерогенной интеграции 3D SiP
Загрузите эту информационную статью, чтобы узнать больше о том, как ИС Intel® Stratix® 10 FPGA и SoC FPGA используют гетерогенную интеграцию 3D SiP для обеспечения революционной производительности, снижения энергопотребления и уменьшения форм-фактора, позволяя при этом добиться масштабируемости и гибкости. Кроме того, вы узнаете, как технология Intel EMIB позволяет создавать превосходные решения для интеграции нескольких кристаллов.
Технология упаковки Intel EMIB для устройств Intel® Stratix® 10
Запатентованная Intel технология встроенных мостов внутренних соединений между кристаллами (EMIB) позволяет интегрировать в одном корпусе несколько важных компонентов системы, в том числе аналоговые блоки, память, специализированные интегральные микросхемы, центральный процессор и т. д. Технология EMIB позволяет упростить производственный процесс по сравнению с другими технологиями интеграции в корпус. Кроме того, EMIB устраняет необходимость использовать сквозные кремниевые переходники (TSV) и специальные кремниевые интерпозеры, что дает возможность создавать более производительные и менее сложные решения с превосходным уровнем целостности сигнала и оптимальным энергопотреблением. Технология EMIB использует небольшую кремниевую микросхему, встроенную в подложку для обеспечения высочайшей плотности внутренних соединений между кристаллами. Стандартный узел перевернутого кристалла передает сигналы питания и пользовательские сигналы между микросхемой и шариковыми выводами корпуса. Такой подход позволяет свести к минимуму помехи в результате переключения ядер и взаимные помехи, обеспечивая превосходную целостность сигнала и питания.
Более подробную информацию о реализации этой технологии в семействе устройств Intel® Stratix® 10 можно найти в разделе «Трансиверы».
Трансиверы
ИС Intel® Stratix® 10 FPGA и SoC FPGA открывают новую эпоху технологий трансиверов благодаря использованию инновационных гетерогенных трансиверов 3D SiP. Блоки трансиверов объединены с монолитной программируемой коммутационной сетью посредством интеграции внутри корпуса для соответствия постоянно растущим требованиям к пропускной способности практически во всех сегментах рынка. Блоки трансиверов позволяют достичь наибольшего количества каналов трансиверов в ИС FPGA, не жертвуя при этом удобством использования.
Характеристики |
Варианты блоков трансиверов |
|||
|---|---|---|---|---|
Тип L (17,4 Гбит/с) PCIe* x16 поколения 3 |
Тип H (28,3 Гбит/с) PCIe* x16 поколения 3 |
Тип E (30 Гбит/с / 58 Гбит/с) 4x100GE |
Тип P (16 Гбит/с) или |
|
| Варианты устройств Intel® Stratix® 10 | GX, SX | GX, SX, TX, MX | TX, MX | DX |
| Максимальное количество трансиверов в одном блоке* | 24 | 24 | 24 | 20 |
| Максимальная скорость передачи данных между микросхемами (NRZ/PAM4) | 17,4 Гбит/с / - | 28,3 Гбит/с / - | 28,9 Гбит/с / 57,8 Гбит/с | 16 ГТ/с / - |
| Максимальная скорость передачи данных на объединительной плате (NRZ/PAM4) | 12,5 Гбит/с / - | 28,3 Гбит/с / - | 28,9 Гбит/с / 57,8 Гбит/с | 16 ГТ/с / - |
| Вносимые потери при максимальной скорости передачи данных | До 18 дБ | До 30 дБ | До 35 дБ | См. спецификации и условия PCIe* поколения 4 и UPI |
| Аппаратный IP-блок | PCIe* поколения 1, 2 и 3 с поддержкой каналов x1, x4, x8 и x16 Аппаратный IP-блок 10G Fire Code FEC |
PCIe* поколения 1, 2 и 3 с каналами x1, x4, x8 и x16 SR-IOV с 4 физическими функциями и 2 тыс. виртуальных функций Аппаратный IP-блок 10G Fire Code FEC |
10/25/100 GbE MAC с RS-FEC и KP-FEC | Intel® Ultra Path Interconnect (Intel® UPI) PCIe* поколения 1, 2, 3 и 4 с каналами x1, x4, x8 и x16 SR-IOV с 8 физических функций 2048 виртуальных функций Поддержка раздвоения портов для конечных станций 2x8 и корневых портов 4x4 Функции обхода уровня транзакций (TL) Инициализация конфигурации через протокол (CvP) Автономный режим VirtIO Масштабируемый IOV Общая виртуальная память |
| *Информацию о точном количестве трансиверов для определенного сочетания устройства и корпуса можно найти в таблице продукции для устройств Intel® Stratix® 10. | ||||
Преимущества гетерогенной интеграции 3D SiP
Беспрецедентная производительность
- Устройства Intel® Stratix® 10 GX и SX поддерживают скорость передачи данных до 28,3 Гбит/с, что позволяет поддерживать протоколы массовой категории.
- Устройства Intel® Stratix® 10 TX и MX поддерживают скорость передачи данных до 57,8 Гбит/с PAM4, обеспечивая поддержку стандартных и будущих протоколов (в том числе PAM4).
- Устройства Intel® Stratix® 10 DX поддерживает скорость передачи данных по интерфейсу PCIe* до 16 ГТ/с на канал и скорость передачи данных UPI до 11,2 ГТ/с, обеспечивая стандартное и согласованное соединение с будущими масштабируемыми процессорами Intel® Xeon®.
Семейство с самым большим количеством трансиверов
- До 144 полнодуплексных каналов.
- До 6 экземпляров PCI Express* (PCIe*) поколения 3 с аппаратным IP-блоком x16.
- До 4 экземпляров PCI Express* (PCIe*) поколения 4 с аппаратным IP-блоком x16 (тип P).
- До 3 экземпляров аппаратного IP-блока Intel® Ultra Path Interconnect (Intel® UPI).
- Поддержка аппаратных IP-блоков: 100GE MAC и PHY, RS-FEC.
Гибкость и масштабируемость
- Четыре разных блока трансиверов с поддержкой требований существующих и будущих протоколов.
- Трансиверы с двумя режимами поддерживают переключение между схемами модуляции PAM4 и NRZ.
- До 16 ГБ встроенной памяти HBM2 DRAM с пропускной способностью 512 Гбит/с.
Простота эксплуатации
- Адаптивное непрерывное по времени линейное выравнивание (CTLE) и адаптивное выравнивание обратной связи по решениям (DFE) позволяют удовлетворить потребности решений большой дистанции.
- Высокоточная система калибровки целостности сигнала (PreSICE).
- Подуровни физического кодирования (PCS) и подключения физической среды (PMA) с возможностями динамического изменения конфигурации.
Внутренние соединения между процессорами, специализированными интегральными микросхемами ASIC и блоками ASSP
ИС Intel® Stratix® 10 DX FPGA ориентированы на высокопроизводительные решения ускорения, которые обычно используются в ЦОД, сетях, облачных вычислительных системах и средах тестирования и измерения, и включают аппаратные и программные IP-блоки с поддержкой интерфейсов UPI и PCIe* поколения 4.
Высокопроизводительный интерфейс с низкой задержкой позволяет обеспечить согласованное подключение ИС FPGA к масштабируемым процессорам Intel® Xeon® с помощью технологии Intel® Ultra Path Interconnect (Intel® UPI), а несогласованный интерфейс используется для подключения устройств PCI Express* (PCIe*) поколения 4.
Подробные характеристики внутренних соединений Intel® Stratix® 10 FPGA и SoC:
- Аппаратные IP-блоки Intel® UPI в устройствах Intel® Stratix® 10 поддерживают программные IP-блоки Cache Agent и Home Agent.
- Аппаратные IP-блоки PCI Express x16 поколения 4 поддерживают такие возможности как режим раздвоения конечных станций и корневого порта, виртуализация ввода-вывода с одним корнем (SR-IOV), виртуальное устройство ввода-вывода (VIRTIO), масштабируемая виртуализация ввода-вывода Intel® (Intel® Scalable IOV) и режим пропуска уровня транзакций.
Интерфейсы внешней памяти
Устройства Intel® Stratix® 10 обеспечивают поддержку интерфейса памяти, включая последовательные и параллельные интерфейсы.
Интерфейсы параллельной памяти
Устройства Intel® Stratix® 10 обеспечивают поддержку параллельной памяти (до 2666 Мбит/с DDR4 SDRAM), а также множества других протоколов, которые перечислены ниже.
- Аппаратный контроллер памяти обеспечивает высокую производительность при низком энергопотреблении и поддержку:
- DDR4.
- DDR3 / DDR3L.
- LPDDR3.
- Поддержка программного контроллера дает гибкость поддержки разнообразных стандартов интерфейсов памяти, в том числе:
- RLDRAM 3.
- QDR II+ / QDR II + Xtreme / QDR IV.
- Выбирайте энергонезависимую память Intel® Optane™ DC.
Secure Device Manager
В семействе устройств Intel® Stratix® 10 представлен новый диспетчер Secure Device Manager (SDM), поддерживающий все варианты плотности и семейства устройств. Secure Device Manager выступает в качестве центра управления FPGA и контролирует все ключевые операции, включая настройку конфигурации, безопасность устройства, реакцию на однократные отказы (SEU) и управление питанием. Secure Device Manager создает единую безопасную систему управления для всего устройства, включая коммутационную сеть FPGA, аппаратную процессорную систему (HPS) в SoC, встроенные аппаратные IP-блоки и блоки ввода-вывода.
Читать руководство пользователя по безопасности Intel® Stratix®
Основные услуги, предлагаемые SDM
Конфигурация
- Управляет запуском устройств в пользовательском режиме.
- Поддерживает загрузку данных пользовательской конфигурации.
- Распаковка битового потока конфигурации.
Безопасность
- Аутентификация и авторизация битового потока.
- Расшифровка битового потока.
- Распределение и хранение ключей защищенного битового потока.
- Мониторинг вторжений.
Однократный отказ (SEU)
- Обнаружение и коррекция отказов SEU.
Управление питанием
- Управляет операциями Smart Voltage ID.
- Отслеживает наиболее важные источники питания.
Основные преимущества Secure Device Manager
Настраиваемый пользователем процесс загрузки
Благодаря отдельной конфигурации управления процессором пользователи ИС Intel® Stratix® 10 FPGA могут контролировать порядок конфигурации логики ядра в FPGA или SoC. Также вы можете выбрать порядок загрузки FPGA и процессора, а также указать, будет ли первая загруженная система управлять конфигураций второй. Secure Device Manager обеспечивает гибкость и более широкие возможности выбора вариантов управления конфигурацией по сравнению с предыдущими поколениями FPGA и SoC.
Программируемая пользователем реакция на отказы SEU и обнаружение взлома
Вы можете контролировать реакцию FPGA или SoC на отказы SEU и обнаружение вторжения, используя выделенный процессор в Secure Device Manager. Также устройства Intel® Stratix® 10 поддерживают программируемое стирание устройства, то есть, полное обнуление данных при определенных событиях безопасности.
Физически неклонируемая функция для защиты ключей
Устройства Intel® Stratix® 10 используют физически неклонируемую функцию (PUF), которая обеспечивает ведущий в отрасли уровень защиты ключей шифрования битового потока.
Защита от взлома
В устройствах Intel® Stratix® 10 используются встроенные датчики температуры и напряжения шины, позволяющие обнаружить попытки физического взлома FPGA или SoC. Кроме того, защищенный процессор Secure Device Manager позволяет обновлять процесс конфигурации. Если какой-то процесс конфигурации покажет себя неэффективным для отражения определенных угроз, порядок конфигурации или процессы шифрования можно изменить и в полевых условиях.
Расширенные схемы управления ключами
Устройства Intel® Stratix® 10 поддерживают сложную схему аутентификации и авторизации на базе асимметричных ключей. Вы можете использовать несколько ключей для аутентификации одной части битового потока и использовать разные ключи для аутентификации разных битовых потоков или разных частей одного потока. Вы можете контролировать разрешения уполномоченного ключа подписи, а также отзывать и заменять ключи подписи.
Устройства Intel® Stratix® 10 позволяют реализовать расширенную схему шифрования битового потока, сводящую к минимуму объем данных, зашифрованных каким-то одним ключом. Вы можете использовать разные ключи для шифрования разных частей битового потока или включить режим обновления ключей, в котором ключи будут автоматически сменяться для каждой части битового потока.
Расширенное управление устройствами
Возможности аутентификации пользователей и команд в Secure Device Manager открывают возможность использовать устройства Intel® Stratix® 10 для создания нового класса функций безопасности. В число этих функций входят следующие:
- Защищенное удаленное обновление (с аутентификацией).
- Безопасная выдача разрешения на возврат (RMA) устройств без раскрытия ключей пользователей.
- Безопасная отладка проектов и кода процессора ARM*.
- Безопасное управление ключами.
Цифровая обработка сигналов (DSP)
С устройствами Intel® Stratix® 10 системы обработки цифровых сигналов (DSP) могут достигать производительности до 10 трлн операций с плавающей запятой в секунду (терафлопс) при выполнении операций с плавающей запятой одинарной точности согласно стандарту IEEE 754. Эта беспрецедентная вычислительная мощность доступна благодаря усиленному оператору плавающей запятой в каждом блоке DSP. Первоначально она была представлена в устройствах семейства Intel® Arria® 10, а теперь послужит для повышения пропускной способности Intel® Stratix® 10 FPGA и SoC не менее, чем на порядок. Читать справочный документ по блоку DSP в ИС Intel® Stratix® 10 FPGA и SoC.
Блок DSP устройства Intel® Stratix® 10
Беспрецедентная производительность
Устройства Intel® Stratix® 10 обеспечивают производительность до 23 TMAC с фиксированной запятой и до 10 терафлопс с плавающей запятой с одинарной точностью согласно стандарту IEEE-754.
Революционный уровень производительности на ватт
В дополнение к высокой производительности, устройства Intel® Stratix® 10 позволяют добиться энергоэффективности до 80 гигафлопс/Вт. Такая энергоэффективность операций с плавающей запятой знаменует существенную инновацию в этой области и обеспечивает аналогичную производительность при существенно меньшем энергопотреблении, чем у альтернативных решений.
Оптимизированная и интегрированная система ввода проектов
Для проектирования операций с плавающей запятой можно использовать различные процессы, в том числе:
- IP-ядра ИС Intel® FPGA.
- Процессы проектирования на базе моделей конструктора DSP Builder for Intel® FPGA.
- Процесс проектирования на языке C на базе OpenCL*.
- Шаблоны HDL в Verilog HDL и VHDL.
Блок ИИ Tensor
Использование ИС Intel® Stratix® 10 NX FPGA в проектах ускорения ИИ позволяет добиться производительности до 143 INT8/блок с плавающей запятой 16 (Block FP16) TOPS/TFLOPS при энергопотреблении ~1 TOPS/Вт или 286 INT4/блок с плавающей запятой 12 (Block FP12) TOPS/TFLOPS при энергопотреблении ~2 TOPS/Вт3. Такая пропускная способность достигается благодаря новому типу вычислительного блока, оптимизированного для ИИ, — AI Tensor Block. Архитектура блока AI Tensor Block содержит три узла скалярного произведения, каждый из которых имеет десять множителей и десять сумматоров, т. е. каждый блок содержит 30 множителей и 30 сумматоров. Архитектура блока AI Tensor Block оптимизирована для обычных операций матричного или векторно-матричного умножения, используемых в различных вычислениях ИИ, и может эффективно работать с матрицами любого размера.
Блок AI Tensor Block в ИС Intel® Stratix® 10 NX FPGA
Множители AI Tensor Block имеют базовый уровень точности INT8 и INT4 и поддерживают числовые форматы Block Floating Point 16 (Block FP16) и Block Floating Point 12 (Block FP12) через вспомогательное оборудование с общей экспонентой. Все операции сложения или накопления могут выполняться с одинарной точностью INT32 или IEEE754 (FP32), при этом несколько блоков AI Tensor Blocks можно объединить в каскад для поддержки матриц большего размера.
Устранение отказов SEU
Одиночные отказы (SEU) — это редкие незапланированные изменения состояния элементов внутренней памяти, вызываемые воздействием излучения. Изменение состояния вызывает программную ошибку и не вызывает постоянного повреждения устройства.
Устройства Intel® Stratix® 10 имеют изначально низкий уровень таких отказов благодаря высокой защите от SEU, присущей 14-нанометровому технологическому процессу Intel с тремя затворами (Tri-Gate). Кроме того, архитектура Intel позволяет определить точное место отказа в проекте и спроектировать надлежащую схему реагирования.
ИС Intel® Stratix® 10 FPGA и SoC обеспечивают высокую надежность и возможности устранения отказов SEU.
- Расширенное обнаружение SEU (ASD).
- Обработка чувствительности.
- Пометка в иерархической системе.
- Внедрение неисправностей.
- Используется для определения характеристик и совершенствования проектов.
Система аппаратного процессора
Системы Intel® Stratix® 10 SoC продолжают традиции лидерства Intel на этом рынке и используют аппаратную процессорную систему (HPS) нового поколения для обеспечения самых высоких в отрасли показателей производительности и энергоэффективности SoC. В основе HPS лежит высокоэффективный четырехъядерный процессорный кластер ARM* Cortex*-A53. Этот процессор оптимизирован для максимальной производительности на ватт и имеет энергопотребление на 50% ниже, чем у ИС SoC FPGA предыдущего поколения. Кроме того, HPS включает блок управления системной памятью, узел согласования кэш-памяти, аппаратный контроллер памяти и широкий функциональный набор встраиваемых периферийных устройств.
Инструменты для разработки Intel® Stratix® 10 SoC
Комплект разработчика Intel® SoC FPGA Embedded Development Suite (SoC EDS) с ARM* Development Studio* 5 (DS- 5*) поддерживает устройства Intel® Stratix® 10 SoC и предоставляет возможности гетерогенной отладки, профилирования и полной визуализации микросхемы. SoC EDS объединяет все данные по отладке программного обеспечения, полученные из областей ЦП и FPGA, и предоставляет их в организованном виде через стандартный пользовательский интерфейс DS-5. Инструментарий обеспечивает пользователям беспрецедентный уровень прозрачности отладки и контроля, дающий существенные преимущества продуктивности.
Более подробную информацию можно найти на странице Intel® Stratix® 10 SoC.
Additional Resources
Explore more content related to Intel® FPGA devices such as development boards, intellectual property, support and more.
Support Resources
Resource center for training, documentation, downloads, tools and support options.
Development Boards
Intel® FPGA and its partners offer a large selection of development boards and hardware tools to accelerate the FPGA design process.
Intellectual Property
The Intel® FPGA IP portfolio covers a wide variety of applications with a combination of soft and hardened IP cores along with reference designs.
Design Tools
Explore our suite of software and development tools to assist hardware engineers and software developers when creating an FPGA design.
Contact Sales
Get in touch with sales for your Intel® FPGA product design and acceleration needs.
Ordering Codes
Decipher Intel® FPGA part numbers, including the significance of certain prefixes and package codes.
Where to Buy
Contact an Intel® Authorized Distributor today.
Информация о продукте и производительности
Comparison based on Stratix® V vs. Intel® Stratix® 10 using Intel® Quartus® Prime Pro 16.1 Early Beta. Stratix® V Designs were optimized using 3 step optimization process of Hyper-Retiming, Hyper-Pipelining, and Hyper-Optimization in order to utilize Intel® Stratix® 10 architecture enhancements of distributed registers in core fabric. Designs were analyzed using Intel® Quartus® Prime Pro Fast Forward Compile performance exploration tool. For more details, refer to Intel® Hyperflex™ FPGA Architecture Overview White Paper: https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/wp/wp-01220-hyperflex-architecture-fpga-socs.pdf. Actual performance users will achieve varies based on level of design optimization applied. Tests measure performance of components on a particular test, in specific systems. Differences in hardware, software, or configuration will affect actual performance. Consult other sources of information to evaluate performance as you consider your purchase. For more complete information about performance and benchmark results, visit www.intel.ru/benchmarks.
Тестирование производительности компонентов производится в рамках конкретного теста на определенных системах. Любые различия в программном, аппаратном обеспечении или конфигурации будут оказывать влияние на фактическую производительность. При принятии решения о приобретении ПК рекомендуется обращаться также к другим источникам информации о характеристиках. Для получения исчерпывающей информации о производительности и результатах эталонных тестов посетите веб-сайт по адресу www.intel.com/benchmarks.
По результатам внутренних оценок Intel
Тестирование производительности компонентов производится в рамках конкретного теста на определенных системах. Любые различия в программном, аппаратном обеспечении или конфигурации будут оказывать влияние на фактическую производительность. При принятии решения о приобретении ПК рекомендуется обращаться также к другим источникам информации о характеристиках. Для получения исчерпывающей информации о производительности и результатах эталонных тестов посетите веб-сайт по адресу www.intel.ru/benchmarks.
Для работы технологий Intel® может потребоваться оборудование, программное обеспечение или активация сервисов.
Ни один продукт или компонент не может обеспечить абсолютную защиту.
Результаты получены с помощью расчетов или прогнозов. Ваши расходы и результаты могут отличаться.
© Корпорация Intel. Intel, логотип Intel и другие товарные знаки Intel являются товарными знаками корпорации Intel или ее подразделений. Другие наименования и товарные знаки являются собственностью своих законных владельцев.