Stratix® V FPGA

Добейтесь революционной пропускной способности с энергоэффективными трансиверами

• Встроенные трансиверы пропускной способностью 28,05 Гбит/с и 14,1 Гбит/с имеют энергопотребление на 50 процентов ниже, чем устройства предыдущего поколения.
• До 6 x72 интерфейсов памяти DDR3 с частотой 933 МГц.
• Производительность обработки сигналов 2,5 TMACS.
• Поддержка аппаратных блоков интеллектуальной собственности (IP-блоков) PCI Express* поколения 1, 2 и 3.

Добейтесь более высокого уровня интеграции на одной микросхеме и сократите свои расходы

• Повысьте плотность в два раза без увеличения расходов и энергопотребления благодаря технологии встроенных блоков Embedded HardCopy Blocks, обеспечивающей поддержку до 14,3 млн затворов 14.3M или до 1,19 млн логических элементов. Аппаратные блоки улучшают стандартные и интенсивно использующие логику функции, в том числе протоколы интерфейсов, такие как PCI Express* поколения 1, 2 и 3, а также прикладные функции, такие как 40G/100G/400G.
• Частичное изменение конфигурации позволяет уменьшить размеры ИС FPGA, сэкономить пространство на плате, сократить расходы и обеспечить энергосбережение.
• Дробная фазовая автоподстройка частоты (fPLL) обеспечивает дополнительную гибкость системы синхронизации и заменяет управляемые напряжением генераторы на кристалле (VCXO).
• В трансиверы встроена возможность компенсации дисперсии электронов (EDC), что устраняет необходимость внешнего интерфейса PHY для подключения оптических модулей.

Добейтесь максимальной гибкости для ваших проектов

• Удобные возможности частичного изменения конфигурации с высокой детализацией позволяют мгновенно изменять базовые функции.
• Трансиверы с возможностью динамического изменения конфигурации, позволяющие легко реализовать поддержку разнообразных протоколов, скоростей передачи данных и параметров подключения физической среды (PMA).
• Возможность настройки конфигурации через протокол (CvP) с использованием существующих соединений PCI Express* в вашем решении позволяет упростить конструкцию плат.

Сократите уровень энергопотребления вашей системы

• Технология Programmable Power позволяет максимально повысить производительность ядра и при этом снизить энергопотребление.
• Высокопроизводительный 28-нанометровый технологический процесс TSMC с диэлектриками high-K и металлическими затворами оптимизирован для снижения энергопотребления.
• Напряжение ядра 0,85 В / 0,9 В.
• Частичное изменение конфигурации.
• Технология Embedded HardCopy Blocks и встроенные аппаратные IP-блоки ядра и трансиверов.

Трансиверы

Трансиверы Intel® многократно подтверждали соответствие требованиям к пропускной способности системы, энергопотреблению и частоте битовых ошибок (BER). Трансиверы в наших ИС Stratix® V FPGA на базе 28-нанометрового технологического процесса продолжают эту традицию технического лидерства.

Частичное и динамическое изменение конфигурации

ИС Stratix® V FPGA позволяют легко изменять функции ядра и трансиверов во время работы без отключения остальных элементов вашего проекта.

Интеграция систем

ИС Stratix® V FPGA обеспечивают высокий уровень системной интеграции, позволяя расширить функциональность и при этом уменьшить размеры ИС FPGA, снизить энергопотребление и сократить расходы. Здесь мы расскажем о разнообразных инновациях Stratix® V, благодаря которым стал возможным такой уровень интеграции.

Делимые системы фазовой автоподстройки частоты (PLL)

Блоки дробной фазовой автоподстройки частоты (fPLL) предоставляют все возможности, которые были доступны в блоках ФАПЧ Altera® предыдущего поколения. Традиционные блоки ФАПЧ используются в устройствах Altera на базе 28-нанометрового технологического процесса, включая ИС Stratix® V, Arria® V и Cyclone® V FPGA.