Основные данные

Коллекция продукции
MAX® V CPLD
Состояние
Launched
Дата выпуска
2010
Литография
180 nm

Ресурсы

Элементы логики
2210
Equivalent Macrocells
1700
Pin-to-pin Delay
7 ns
User Flash Memory
8 Kb
Logic Convertible To Memory
Да

Характеристики

Internal Oscillator
Да
Fast Power-on Reset
Да
Boundary-scan JTAG
Да
JTAG ISP
Да
Fast Input Registers
Да
Programmable Register Power-up
Да
JTAG Translator
Да
Real-time ISP
Да
MultiVolt I/Os†
1.2 V, 1.5 V, 1.8 V, 2.5 V, 3.3 V, 5.0 V
I/O Power Banks
4
Maximum Output Enables
271
LVTTL/LVCMOS
Да
Emulated LVDS Outputs
Да
32 bit, 66 MHz PCI Compliant
1
Schmitt Triggers
Да
Programmable Slew Rate
Да
Programmable Pull-up Resistors
Да
Programmable GND Pins
Да
Open-drain Outputs
Да
Bus Hold
Да

Спецификации корпуса

Параметры комплекта
F256, F324
Размер корпуса
17mm x 17mm, 19mm x 19mm

Дополнительная информация

URL-адрес для получения дополнительной информации