Частичная перестройка конфигурации
Частичная перестройка конфигурации (PR) позволяет динамически перестраивать часть FPGA, когда оставшаяся часть проекта FPGA продолжает работать. Создайте несколько персоналий для определенного региона в своем проекте без ущерба для работы в областях за пределами этого региона. Эта методика является эффективной в системах, где многочисленные функции работают с разделением времени на тех же ресурсах FPGA. PR позволяет реализовать более сложные системы FPGA.
Посмотрите это видео, чтобы узнать больше.
Примеры приложений показаны на упрощенных иллюстрациях ниже. На рисунке A показано приложение для ускорения алгоритма, а на рисунке B показано телекоммуникационное приложение в оптической сети. В обоих случаях FPGA перестраивается для реализации различных функций: другой алгоритм в случае ускорения алгоритма или другой клиентский протокол в телекоммуникационном приложении (макспондер оптической сети). Ключевое преимущество заключается в том, что остальная часть FPGA продолжает работать.
Основные характеристики
- Сокращение времени частичной перестройки конфигурации для устройств Intel® Stratix® 10
- Поток PR с кнопкой для более быстрого вывода на рынок
- Соответствует существующему процессу на базе скрипта
- Командная строка и графический пользовательский интерфейс для компиляции и анализа
- Иерархическая частичная перестройка конфигурации, позволяющая создавать детские разделы PR в вашем проекте
- Моделирование частичной перестройки конфигурации, которое позволяет наблюдать результат изменения и промежуточный эффект в разделе перестройки конфигурации
- Отладка логики отвода сигнала с одновременным приобретением статического региона и регионов частичной перестройки конфигурации
Ссылки по теме
Практические рекомендации
- AN 826: руководство по иерархической частичной перестройке конфигурации для платы для разработки Intel® Stratix® 10 GX FPGA ›
- AN 825: частичная перестройка конфигурации проекта на плате для разработки Intel® Stratix® 10 GX FPGA ›
- AN 820: иерархическая частичная перестройка конфигурации по образцу проекта PCI express* для устройств Intel® Stratix® 10 ›
- AN 819: частичная перестройка конфигурации по образцу проекта PCI express* для устройств Intel® Stratix® 10 ›
- AN 818: руководство по частичной перестройке конфигурации статического обновления для платы для разработки Intel® Stratix® 10 GX FPGA ›
- AN 817: руководство по частичной перестройке конфигурации статического обновления для платы для разработки Intel® Arria® 10 GX FPGA ›
- AN 813: иерархическая частичная перестройка конфигурации по образцу проекта PCI express* для устройств Intel® Arria® 10 ›
- AN 806: руководство по иерархической частичной перестройке конфигурации для платы для разработки Intel® Arria® 10 GX FPGA ›
- AN 797: частичная перестройка конфигурации проекта на плате для разработки Intel® Arria® 10 GX FPGA ›
- AN 784: частичная перестройка конфигурации по образцу проекта PCI express* для устройств Intel® Arria® 10 ›
Онлайн-обучение
- Частичная перестройка конфигурации для устройств Intel® Arria® 10: введение и назначения проекта ›
- Частичная перестройка конфигурации для устройств Intel® Arria® 10: принципы проектирования и требования к хосту ›
- Частичная перестройка конфигурации для устройств Intel® Arria® 10: IP-ядро PR и процесс проекта ›
- Частичная перестройка конфигурации для устройств Intel® Arria® 10: файлы вывода и демонстрация ›