Процессорная система (HPS) в устройствах с системой SoC Intel имеет интерфейс моста HPS-to-FPGA AXI* (h2f) для взаимодействия с памятью и периферийными устройствами в FPGA ядре. В этом примере hpS с подчиненным компонентом памяти AXI на микросхеме в Platform Designer (ранее Qsys) демонстрирует, как смоделировать дизайн. В тесте используется функциональная модель шины Mentor Graphics* Master Bus (BFM) для моделирования интерфейса моста HPS AXI, связываемого с FPGA логикой ядра.
Использование этого примера проектирования
Загрузите файл HPS_h2f_axi_sim.zip и извлеките его содержимое. Для этого примера проектирования необходимо Intel® Quartus® Prime версии 13.1 или более поздней версии.
Файл ZIP содержит следующие каталоги IP и симуляции для запуска симуляции и просмотра результатов:
- Система Qsys высочайшего уровня под названием HPS_h2f_axi_sim.qsys
- Файлы подчиненной памяти AXI в каталоге IP/
- Файлы моделирования в каталоге HPS_h2f_axi_simulation_example/каталоге:
- testbench/mentor/ - Содержит установонные файлы для запуска моделирования с помощью ModelSim*. Основной файл сценария — run_sim.tcl.
- testbench/HPS_h2f_axi_sim_tb/simulation/ — содержит программу тестирования и тестирования верхнего уровня. Файл testbench верхнего уровня — HPS_h2f_axi_sim_tb.v, а программа тестирования — master_test_program.sv.
- testbench/HPS_h2f_axi_sim_tb/simulation/submodules/ — подкаталю содержит файлы Verilog, необходимые для компиляции проекта.
Тесты верхнего уровня мгновенно меняют модель симуляции HPS, источник синхронизации, источник перезагрузки и программу основных тестов. Программа тестирования отправляет команды модели hpS BFM с интерфейсом моста h2f AXI в подчиненную память AXI. Тестовая программа выполняет направленное тестирование для запуска четырех записей, за которыми следуют четыре чтения, за которыми следуют два разрыва данных записи и два считыванием пакетов данных. В заключение программа тестирования проверяет, что данные, считываемые в подчиненной памяти AXI, совпадают с написанными данными.
Вы можете использовать включенный сценарий моделирования для запуска симуляции с симулятором mentor Graphics ModelSim-Intel® FPGA Edition. Для запуска моделирования вам необходимо иметь установленную лицензию На проверку IP-комплекта mentor Graphics AXI, которая включена в Intel® Quartus® Prime Standard и Pro Edition. Для запуска программного обеспечения ModelSim-Intel FPGA Edition используйте команду, показанную ниже, с помощью пути -mv микросхем, указав на правильный каталог установки:
vsim -mvпоме $QUARTUS_ROOTDIR/.. /ip/altera/mentor_vip_ae/common
Запустите программное обеспечение ModelSim-Intel FPGA Edition из каталога HPS_h2f_axi_simulation_example/testbench/mentor/. Затем вы можете запустить моделирование и просмотреть форму сигнала, исполнив сценарий run_sim.tcl.
Тестовая программа в master_test_program.sv основан на примере, приведенном в руководстве пользователя Mentor Graphics AXI Verification IP Suite (Intel FPGA Edition), который подробно описан в главе 6 руководства пользователя Mentor VIP Intel FPGA Edition EVANGELIST, AXI3 и AXI4 (PDF).
В руководстве пользователя также содержится пример с вспомогательными мастерами и подчиненными BFM в главе 12, а также инструкции по выполнению моделирования с помощью симуляторов ModelSim-Intel FPGA, Questa и VCS.