Руководство по проектированию системы Platform Designer (ранее Qsys) (PDF) проводит процедуру создания системы тестировщика памяти сверху вниз. Она представляет новые концепции иерархической изоляции и универсальных компонентов. Она демонстрирует новые функции, такие как мгновенное создание универсального компонента в черном ящике, проверка целостности системы и требований к интерфейсу, синхронизация настроек устройств и ссылки на интеллектуальную собственность (IP) для программного обеспечения Intel® Quartus® Prime Pro Edition и Platform Designer.
Конструкция масштабируема для тестирования любого подчиненного интерфейса Avalon® с распределением памяти (Avalon®-MM), способного выполнять операции чтения и записи, чтобы вы могли использовать этот пример проектирования в качестве отправной точки для тестирования многих других типов памяти и интерфейсов.
Обучающее руководство по проектированию систем Qsys — редакция Standard (PDF) содержит пошаговые инструкции по созданию и проверке проекта с помощью инструмента интеграции системы в программном обеспечении Intel® Quartus® Prime. В этом примере проекта содержатся компоненты для проектирования системы тестирования памяти. В обучающем руководстве вы выполните следующие действия:
- Создайте дизайн тестивера памяти, используя компоненты в инструменте интеграции системы
- Создайте проект с иерархическими уровнями подсистем
- Программа FPGA и рассчитайте эффективность памяти, о чем сообщил тестатор
- Используйте функциональные модели шин (BFM) для проверки одного из компонентов проектирования в симуляции
- Используйте системную консоль для управления системой с помощью JTAG на Avalon®-MM
Требования к программному обеспечению
Для этой конструкции необходимо программное обеспечение Intel® Quartus® Prime, которое включает:
- Nios® II встраиваемых систем
- Программное обеспечение ModelSim*-Intel® FPGA или Starter Edition
Использование примеров проектирования
- Пример разработки обучающего проекта platform Designer Intel® Arria® версии 10 FPGA (.zip)
- Файл ZIP содержит все необходимые аппаратные и программные файлы для последующей процедуры в обучающем руководстве по проектированию систем Platform Designerвместе с завершенным дизайном. Проектирование Intel® Arria® 10 GXFPGA разработки с установленной дочерающей картой DDR4 SDRAM. Тестирование выполнялся в программном обеспечении Intel® Quartus® Prime Pro Edition версии 17.0.
- Пример проектирования qsys для Intel® Arria® 10 FPGA (.zip)
- Файл ZIP содержит завершенную конфигурационную целевую Intel® Arria® 10 GX FPGAразработки с установленной дочерающей картой DDR4 SDRAM. Тестирование конструкции выполнялся на программном обеспечении Intel® Quartus® Prime Standard Edition версии 16.1.
- Пример проектирования Qsys Tutorial (.zip)
- Файл ZIP содержит все необходимые аппаратные и программные файлы, чтобы выполнить процедуры в обучающем руководстве по проектированию систем Qsys и использовать пример проектирования. Проектирование нацелено на следующие комплекты для разработки:
- В файле README, включаемом в данную конструкцию, содержатся инструкции о том, как портировать эту конструкцию к вашей собственной индивидуальной плате, которая соответствует следующим требованиям платы:
- Stratix, Cyclone или Arria® FPGA
- Доступны логические элементы 12K (LEs) или адаптивные таблицы поиска (ALUTs).
- Доступны биты памяти 128K
- Кабель для программирования JTAG
- Внешняя память для тестирования и контроллер памяти с подчиненным Avalon®-MM
- Stratix, Cyclone или Arria® FPGA
Использование этой конструкции регулируется положениями и условиями лицензионного соглашения о разработке аппаратного обеспечения Intel.
Блок-схема
См. далее схему блоков для получения обзора структуры проекта и системных компонентов или ядер, в том же примере.